Nem N an PTO 892.

PAT-NO:

JP362123736A

DOCUMENT-IDENTIFIER: JP 62123736 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

June 5, 1987

INVENTOR-INFORMATION:

NAME

HOTTA, NOBUAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP60264321

APPL-DATE: November 22, 1985

INT-CL (IPC): H01L021/76, H01L027/08

US-CL-CURRENT: 257/305

ABSTRACT:

PURPOSE: To prevent the increase of the leak of a P<SP>+</SP>N junction and to prevent the leak current between a source and a drain regions due to a parasitic MOS by separating the second conductive type impurity region from a field oxide film with the first conductive type separation region.

CONSTITUTION: Each of P<SP>+</SP> type diffusion layer regions 38, 39 for the source and the drain regions of a P-channel MOS transistor and N<SP>+</SP> type diffusion layer regions 33, 34 for the source and the drain regions of an N-channel MOS transistor are separated from the end of a thick field oxide film 14 formed by LOCOS. This can prevent the increase of the leaks of an N<SP>+</SP>P junction and a P<SP>+</SP>N junction at the end of the field oxide film due to the irradiation with radiation. Higher concentration P-type impurity regions 24, 25 and N-type impurity regions 19, 20 than a P-type well region and an N-type silicon substrate respectively are also formed between the N<SP>+</SP> type and the P<SP>+</SP> type diffusion layer regions and the end of the thick field oxide film and this prevents the leak current between the source and the drain regions due to a parasitic MOS.

COPYRIGHT: (C)1987,JPO&Japio

® 日本国特許庁(JP)

の特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62 - 123736

@Int Cl.4

識別記号

庁内整理番号

❷公開 昭和62年(1987)6月5日

H 01 L 21/76

S-7131-5F 102

7735-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称 半導体装置

> ②特 願 昭60-264321

願 昭60(1985)11月22日 22出

70発明 者 信 昭 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 顋 人 る。

弁理士 内 原 理 多代

1. 発明の名称 半導体裝置

2. 特許請求の範囲

- (1) 第1 導伝型の基板領域の表面部に架子形成領 域を画成するフィールド酸化膜と、前配業子形 成領域の表面部に形成された第2導電型の不純 物領域とを有する半導体装置において、前記第 2 導電型の不純物領域とフィールド酸化膜との 間に前記券板領域と同一導動型の分離領域を介 在させたことを特徴とした半導体装置。
- (2) 前記分離領域の不純物震度を基板領域より高 めた特許請求の範囲第1項配載の半導体装置。
- ②〉 前記第1導伝型の基板を第2導伝型の基板表 面に形成されたウェルとした特許請求の範囲第 1項または第2項配載の半導体装置。
- 3. 発明の詳細な説明

く強業上の利用分野>

本発明は半導体装置、特に、半導体基板に形成 された素子間の分離構造に関する。

く従来の技術>

従来の相補型MO8半導体装置(以下CMO8 と称す)の構造は、LOCOS法によるフィールド 酸化膜を有する場合、第3図に示すようなもので ある。

第3図において、111はN型シリコン基板、 112はP型ウエル領領、113はNチャンネル MOS飼領域のフィールド酸化膜下部に形成され たチャンネルストッパの為の P⁺型拡散層領域、 114は周知のLOCOS法で形成されたフィール ド酸化膜、126,127は熱酸化法で形成され た薄いゲート酸化膜、128,129はリンドー プされた多結晶 シリコングート電極、133 . 134はNチャンネルMOSトランジスメのソー ス・ドレイン領域となるN⁺型拡散層領域、138、 139はPチャンネルMOSトランジスタのソー ス・ドレイン領域となる P⁺型拡散層領域、140

は層間絶縁の為の気相成長法によるシリコン酸化 族、141,142,143,144はアルミ配 線階である。

く発明が解決しようとする問題点>

上述した従来のCMOS構造の場合、放射線、 例えばて譲などを照射すると、ソース・ドレイン 領域となるN⁺型拡散層およびP⁺型拡散層が、P型 ウェルシよびN型シリコン基板との間で成される N⁺P および P⁺N 接合部で逆方向 リーク 電流が増加 するととが見出され、特に、フィールド酸化膜端 部との接触部で着しく、素子の特性を悪化させる という問題点がある。とれら放射線照射によるり ーク電流増加の原因は、現在までの解析の結果。 放射線無射によりフィールド酸化膜中にホール電 荷がトラップされるとともに、酸化膜・シリコン 界面には界面準位が発生し、それらは熱酸化膜厚 が厚いほど顕著であることがわかっていることか ら、フィールド酸化膜近傍での接合リークの増加 も、界面単位の増加による空乏層での再結合電流 によるものである。

極、33,34はNチャンネルMO8トランジスタのソース・ドレイン領域となるN⁺型拡散層領域、38,39はPチャンネルMO8トランジスタのソース・ドレイン領域となるP⁺型拡散層領域、19,20は前記フィールド酸化膜14の端部と、前配P⁺型拡散層領域38,39との間に形成された前記N型シリコン基板11より高濃度のN超不納物領域、24,25は前記フィールド酸化膜14の端部と前記N⁺型拡散層領域33,34との間に形成された前記P型ウェル領域12より高濃度のP型でなれた前記P型ウェル領域12より高濃度のP型でれたが領域、40は層間絶線の為の気相成長法によるシリコン酸化膜、41,42,43,44はTルミ配線層である。

本構造において重要なことは、 P チャンネルM O S トランジスタのソース・ドレイン領域となる P⁺型拡散層領域 3 8 , 3 9 および N チャンネルM O S トランジスタのソース・ドレイン領域となる N⁺型拡散層領域 3 3 , 3 4 のいずれもが、 L O C O S 法で形成された厚いフィールド酸化膜 1 4 の 端部から隔てられていることであり、これにより

く問題点を解決するための手段>

本発明は、上記放射線に基因するリーク電流に 鑑み、フィールド酸化膜により面成される米子形 成領域中の第2導電型の不純物領域とフィールド 酸化膜との間に、第1導電型の基板領域と同一導 電型の分離領域を介在させ、不純物領域と分離領域 域あるいは基板領域との間で形成されるPN接合 をフィールド酸化膜から離隔させたことを要旨と する。

く実施例>

以下、本発明の一実施例を図面に従って説明する。

第1図は本発明の一獎施例を示す断聞図であり、 11はN型シリコン基板、12はP型ウェル領域、 13はNティンネルMOS側領域の厚いフィール ド酸化膜下部に形成されたティンネルストッパの 為のP⁺型不純物領域、14は周知のLOCOS法で 形成された厚いフィールド酸化膜、26,27は 熱酸化法で形成された準いゲート酸化膜、28, 29はリンドーブされた多結晶シリコンゲート電

放射線照射によって生じるフィールド酸化膜端部でのN⁺P およびP⁺N 接合リークの増加を防止できる。また、前配N⁺およびP⁺型拡散層領域と、厚いフィールド酸化膜端部との間には、それぞれP型ウエル領域およびN型シリコン基板より高速度のP型不細物領域24,25 およびN型不細物領域19,20 が形成されており、これによりソース・ドレイン領域間の寄生MOSによるリーク退流を防止できるのである。

次に、本発明における構造の作製方法を第2W 図~函図を用いて説明する。

まず、第2(A)図に示すよりに問知のCMOSの製造方法を用いて、N型シリコン拡板11上にP型ウエル領域12を形成し、LOCOS法で呼いフィールド酸化膜14を形成するとともに、NチャンネルMOS側領域の厚いフィールド酸化膜下部には、チャンネルストッパの為のP⁺型拡散層領域を形成し、さらに業子形成領域に薄い熱酸化膜15を形成し、周知の光食刻法によりフェトレジスト16をパターニングして、NチャンネルMOS側

領域の全てと、PチャンネルMOS 鋼領域のトランジスタ形成領域を前記フォトレジスト16でマスクして、前記簿い熱酸化陸15を通してリンのイオン注入を行ない、N型シリコン勘板中にリン往入領域17,18を形成する。

次に、第2回図に示すように、前記フォトレジスト16を除去した後、熱処理を行なって前記リンの注入領域をアニールして、前記基板より高機度のN型不純物領域19,20を形成した後、光会刻法によりフォトレジスト23をパターニングして、ドチャンネルMOS側領域の全てとNFャンネルMOS側領域のうちトランジスタ形成領記でから、P型ウェル領域中にポロン注入領域21,2を形成する。

次に、第2〇図に示すよりに、前記フェトレジスト23を除去した後、熱処理を行なって前記ポロンの注入領域をアニールして、前記ウエル領域より高融度のP型不純物領域24,25を形成し、

て、該フォトレジスト37をマスクとしてポロン のイオン注入を行ない、N型シリコン基板中にポ ロン注入領域35,36を形成する。

次に第2回図に示すように、前記フォトレジスト37を除去した後、熱処理を行なって前記ポロンの注入領域をアニールして、PチャンネルMOSトランジスタのソース・ドレイン領域となるP*型拡散層領域38,39を形成した後、全面に気相成長法によりシリコン酸化額40を形成し、周知のフォトエッチング法によりコンタクト開口部を形成し、その後アルミ配線層41,42,43,44を形成した。

なお、上記実施例では、N型半導体基板を用いた場合を示したが、P型半導体基板に対しても適用可能である。またN型基板より高濃度のN型拡散層領域19,20を形成後、P型ウエル領域より高濃度のP型拡散層領域24,25を形成した場合を示したが、逆の場合も通用可能である。またNチャンネルMO8トランジスタのソース・ドレイン領域を形成後、PチャンネルMO8トラン

前記簿い熱酸化旋15をエッチング除去して新た に熱酸化法によるゲート酸化膜を形成し、リンド ープされた多結晶シリコンを被着形成した後、フ ォトレジストを盤布し、剛知のフォトエッチング 法によりバターニングして、ゲート酸化膜26, 27および多結晶シリコンゲート電極28,29 を形成する。

次に第200図に示すように、光食超法によりフォトレジスト32をパターニングして、Nチャンネル側MOSトランジスタ形成領域を開口して、該フォトレジスト32をマスクとして砒素のイオン注入を行ない、P型ウエル領域中に砒素注入領域30,31を形成する。

次に第2四回に示すように、前記フォトレジスト32を除去した後、熱処理を行なって前記砒素の注入領域をアニールして、NチャンネルMOSトランジスタのソース・ドレイン領域となるN[★]型拡散層領域33,34を形成した後、光食刻法によりフォトレジスト37をパターニングしてPチャンネル側MOSトランジスタ形成領域を開口し

ツスタのソース・ドレイン領域を形成したが逆も 可能である。

く効 果>

以上説明してきたように、本発明によれば、第 2 導電型の不納物領域がフィールド酸化膜から第 1 導電型の分離領域で隔てられているので、放射 線照射により生じるフィールド酸化膜端でもの。 P かよび P⁺ N 接合のリークの増加を防止できると ともに、前記実施例では、 N⁺ かよび P⁺型拡散層領 域と厚いフィールド酸化膜端部との間には、 それ ぞれ P 型ウェル領域かよび N 型シリコン基板より 高渡度の拡散層領域が形成されてソース・ドレイン が最近ではなる。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す断面図、第2 (A)図乃至第2(b)図は、一実施例の製造工程を示す (第3図は終れ込みで示す単F面図) 断面図である。


11,12……基板領域、14……フィールド


酸化膜、33,34,38,39……不純物領域、19,20,24,25……分離領域。

代理人 弁理士 内 原 音




第一國





~1.00 - 1.00 -



◯B∽B⊕∽□80 →8♦\$ ↑N□·X□■⊒ Bඓ□�️⊃��

第3回

